(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-58322

(43)公開日 平成7年(1995)3月3日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 29/78

9055-4M

H01L 29/78

321 J

審査請求 未請求 請求項の数4 FD (全 10 頁)

(21)出願番号

特願平5-220519

(22)出顧日

平成5年(1993)8月13日

(71)出顧人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 桑原 正志

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝多摩川工場内


(74)代理人 弁理士 竹村 壽

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【目的】 オン電圧とターンオフ時間のトレードオフを 改善でき安定した素子特性が得られる新規なアノード構 造を有する高耐圧半導体装置を提供する。

【構成】 低不純物濃度の第1導電型ドレイン領域12 に隣接して第2導電型アノード領域11を備えたIGB Tの前記アノード領域とこのアノード領域と接する部分 を含む前記ドレイン領域の一部に重金属拡散領域24を 形成する。この重金属拡散領域の形成方法として、前記 アノード領域のアノード電極19が形成される表面に重 金属のシリサイド層21を形成し、これを熱処理してシ リサイド層の重金属を拡散して得る。ドレイン領域内の 一部に形成され、アノード領域に隣接している重金属拡 散領域は、ドレイン領域のキャリアライフタイムを短く してホールの注入量を適正化すると共にスイッチングオ フ時にドレイン領域に存在する電子がアノード領域を通 過するときに発生する新たなホールの注入を抑制でき る。アノード電極とアノード領域との間に形成される重 金属のシリサイド層は、また、アノード電極のアノード 領域へのオーミックコンタクトを確実にする。





【特許請求の範囲】

【請求項1】 半導体基板と、前記半導体基板に形成された第1導電型のドレイン領域と、

前記ドレイン領域内に形成され、前記半導体基板の第1 の主面に露出している第2導電型のベース領域と、

前記ペース領域内に形成され、前記半導体基板の前記第 1の主面に露出している第1導電型のソース領域と、

前記半導体基板の前記第1の主面上に前記ソース領域と 前記ドレイン領域に跨がり、かつ、前記ペース領域上に 形成されたゲート絶縁膜と、

前記ゲート絶縁膜の上に形成されたゲートと、

前記ソース領域及び前記ベース領域上に跨がって形成され、このソース領域とベース領域とを短絡するソース電極と、

前記半導体基板の第2の主面上に形成された半導体層に 形成され、前記ドレイン領域と接している第2導電型の アノード領域と、

前記アノード領域及びこのアノード領域と接している部分を含んでいる前記ドレイン領域の一部に形成された重金属拡散領域と、

前記アノード領域の表面に形成された重金属のシリサイ ド属と、

前記重金属のシリサイド層上に形成されたアノード電極 とを備えていることを特徴とする半導体装置。

【請求項2】 半導体基板と、

前記半導体基板に形成された第1導電型のドレイン領域 と、

前記ドレイン領域内に形成され、前記半導体基板の第1 の主面に露出している第2導電型のベース領域と、

前記ベース領域内に形成され、前記半導体基板の前記第 1の主面に露出している第1導電型のソース領域と、

前記半導体基板の前記第1の主面上に前記ソース領域と 前記ドレイン領域に跨がり、かつ、前記ベース領域上に 形成されたゲート絶縁膜と、

前記ゲート絶縁膜の上に形成されたゲートと、

前記ソース領域及び前記ペース領域上に跨がって形成され、このソース領域とベース領域とを短絡するソース電極と、

前記半導体基板の第2の主面側に形成され、前記ドレイン領域と隣接している第2導電型のアノード領域と、

前記アノード領域及びこのアノード領域と接している部分を含む前記ドレイン領域の一部に形成された重金属拡 散領域と、

前記アノード領域の表面に形成された重金属のシリサイ ド層と、

前記重金属のシリサイド層上に形成されたアノード電極 とを備えていることを特徴とする半導体装置。

【請求項3】 第1 導電型のドレイン領域となる半導体 基板内に、この半導体基板の第1の主面に露出している 第2 導電型のベース領域を形成する工程と、 2

前記ペース領域内に、前記半導体基板の第1の主面に露出している第1導電型のソース領域を形成する工程と、前記半導体基板の第1の主面上において、前記ソース領域と前記ドレイン領域に跨がり、かつ、前記ペース領域の上にゲート絶縁膜を形成する工程と、

前記ソース領域と前記ドレイン領域に跨がり、かつ、前 記ペース領域上に、前記ゲート絶縁膜を介してゲートを 形成する工程と、

前記半導体基板の第2の主面に第2導電型のアノード領域を気相成長により形成する工程と、

前記アノード領域上に重金属のシリサイド層を形成する 工程と、

前記シリサイド層を加熱処理することにより、重金属を拡散させて前記アノード領域及びこのアノード領域と接している部分を含む前記ドレイン領域の一部に重金属拡散領域を形成する工程と、

前記シリサイド層の上にアノード電極を形成する工程と を備えていることを特徴とする半導体装置の製造方法。

【請求項4】 第1導電型のドレイン領域となる半導体 基板内に、この半導体基板の第1の主面に露出している 第2導電型のベース領域を形成する工程と、

前記ペース領域内に、前記半導体基板の第1の主面に露出している第1導電型のソース領域を形成する工程と、前記半導体基板の第1の主面上において、前記ソース領域と前記ドレイン領域に跨がり、前記ペース領域上にゲート絶縁膜を形成する工程と、

前記ソース領域と前記ドレイン領域に跨がり、前記ペース領域上に、前記ゲート絶縁膜を介してゲートを形成する工程と、

) 前記半導体基板の第2の主面に不純物を拡散して、前記 ドレイン領域上に第2導電型の低不純物濃度アノード領 域を形成する工程と、

前記低不純物濃度アノード領域の上に多結晶シリコンか らなる高不純物濃度アノード領域を形成する工程とを備 えていることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置、とくに高耐圧系のIGBT (Insulated Gate BipolarTransistor)のアノード構造に関するものである。

[0002]

【従来の技術】 I G B T は、図11に代表されるユニットセル断面構造を有するトランジスタであり、上部にM O S F E T 構造、下部にバイポーラトランジスタ構造部を有する複合構造ととらえることができる。この構造及びその基本動作は、特開昭57-120369号公報に詳述されている。この図を参照し、シリコンウェーハに形成されたNチャネル I G B T を 例にしてその構造及び動作を説明する。このウェーハを構成するシリコン半導60 体基板1は、厚さ約150μm、不純物濃度約1020c

m-3のP+アノード領域11からなり、その第1の主面上にN-ドレイン領域12が形成されたシリコン半導体層2がエピタキシャル成長により積層されている。このN-ドレイン領域12中には、1対のP型ペース領域13が、さらに、このP型ペース領域13中には、N+ソース領域14が通常の不純物拡散法により形成されている。このドレイン領域12が形成されている半導体層2の表面には、薄いゲート酸化膜15を介してポリシリンゲート16が設けられている。ソース領域14とでコンゲート16が設けられている。ソース領域14とで1つス領域13とをこの半導体層2の表面で短絡するようで金属ソース電極17が設けられ、ポリシリコンゲート16に接続して金属ゲート電極18が形成され、P+アノード領域11に接続して、半導体基板1の第2の主面上に金属アノード電極19が設けられている。

【0003】また、P+アノード領域11とN-ドレイ ン領域12の間にN+バッファ層を設けた構造も一般に 使われている。これは、アノード領域からの正孔の流入 を抑えると共に半導体層 2 の表面から拡がる空乏層を抑 える事もでき、このバッファ層によってNードレイン領 域12は薄くすることができる。この構造のIGBT は、PN接合に逆バイアスを加えた場合に前記空乏層が バッファ層まで広がるので、パンチスルー型といい、前 述の図11のIGBTは、空乏層がアノード領域まで達 しないのでノンパンチスルー型という。次に、Nチャネ ルIGBTの一般的な製造方法について説明すると、P +半導体基板1にN-ドレイン領域12、または、前記 パンチスルー型では、N+バッファ層に続いてN-ドレ イン領域12を気相成長させて、P+-N-、または、 P+-N+-N-ウェーハを形成する。その後前述した ように、N-ドレイン領域12中にP型ベース領域13 を選択的に形成し、このP型ペース領域中に2つのN型 ソース領域14を形成していわゆる2重拡散型にする。 前記P型ベース領域13及びN型ソース領域14は、そ の端部をN-ドレイン領域12の表面に露出するが、各 端部は、絶縁膜22で被覆され、この絶縁膜22内の各 ベース領域13間の領域上にゲート酸化膜15を介して ポリシリコンゲート16を形成する。

【0004】このポリシリコンゲート16上の絶縁膜22を部分的に除去してできる前記ポリシリコンゲート16の露出部にアルミニウムなどを堆積して金属ゲート電極18を形成する。また、選択的に被覆した前記絶縁膜22間に露出した前記P型ベース領域13及びN型ソース領域14には、金属ソース電極17が形成される。アノード領域11となるP+半導体基板1の第2の主面には、金属アノード電極19が形成される。このように形成した半導体装置はソース電極17を接地し、アノード電極19に正電圧が印加された状態でゲート16を負電位に保てば、半導体装置は、阻止状態になる。ゲート16に正電圧を印加すれば、一般のMOSFETと同様にPベース領域13の表面に反転チャネル領域が形成さ

4

れ、ソース領域14からチャネルを通してドレイン領域12の表面部分に電子が流入し、電子の蓄積層が形成される。電子はさらにソースーアノード間に印加されている電圧によってドレイン領域12中をアノード電極19側へ走行していき、P+アノード領域11とN-ドレイン領域12もしくはN+バッファ層の間を順バイアス状態に至らしめる。これによりP+アノード領域11からN-ドレイン領域12へ正孔の注入が生じ、N-ドレイン領域12中の伝導度が変調されると共に素子は通電状態となる。この状態でゲート電極18を零もしくは負電位に戻せばチャネルが閉じ、該素子は再び阻止状態に戻る。

【0005】一般のMOSFETではドレイン領域に電子しか注入されないため、このドレイン領域の濃度が低い場合や、ドレイン領域が厚い場合には、ドレイン領域が電子の流れにとって、極めて大きい抵抗となり、これがMOSFETのオン抵抗の最大成分であった。一方、IGBTでは、前記ドレイン領域が伝導度変調を受けるのでその抵抗成分は極めて小さくなり、このドレイン領域の濃度が低くかつこの領域が厚い場合でもオン抵抗の小さい半導体装置となる。

[0006]

【発明が解決しようとする課題】このようなIGBT は、アノード領域からドレイン領域中に注入した少数キ ャリア(正孔)の一部が過剰少数キャリアとしてドレイ ン領域中に蓄積されてしまう。従って、このIGBTを オフするためにゲート電圧を零にしてチャネルを閉じて 電子の流れを止めても蓄積された少数キャリア(正孔) が排出されるまで、このIGBTはオフ状態にならな 30 い。さらに、このIGBTでは、オフ時にドレイン領域 に存在する電子がアノード領域を通過する際にアノード 領域から新たな正孔の注入を誘起し、結果的にはターン オフ時間が極めて長くなる。そのためにIGBTでは一 般的なMOSFETと比べて約10倍の電流を流すこと ができるが、ターンオフ時間は逆に10倍以上長くなる 欠点を持っている。このようなIGBTをインバータ等 のスイッチング用途へ応用する場合、長いターンオフ時 間は、スイッチング周波数を高められないためその応用 範囲が限られてくる。

40 【0007】前記IGBTのターンオフ時間を改善する方法としてキャリアライフタイムを短くする手法が提案されている。例えば、Au、Pt等の重金属拡散法、もしくは、中性子線、ガンマ線、電子線などの放射線を照射する方法を使用してキャリアライフタイムを小さくすることができる。しかし、ターンオフ時間は改善されるが、同時に伝導度変調度合いをも低下させる結果となり、このIGBTの最大の利点である低オン抵抗特性が悪化する。また、別の方法としてアノードからの正孔注入を抑えるため、P+アノード領域の不純物濃度を下げたり、N+バッファ層の不純物濃度を上げるなどの手法

も考えられる。しかし、P+アノード領域の不純物濃度を下げると金属電極との接続抵抗が大きくなり、ばらつきも大きくなるため、この抵抗が素子のオン抵抗を悪化させてしまう。また、N+バッファ層については、現状の気相成長法では不純物濃度を上げると制御性が下がり、安定したバッファ層が形成されない。すなわち、IGBT製造工程での熱履歴でN-ドレイン層に拡散し、最終的には不純物濃度が下がり、バッファ層が厚くなって期待される効果は得られなくなる。

【0008】さらに、1200V以上の高耐圧になると非常に低不純物濃度(約 $5\times10^{13}/c$ m-3)で厚い(100μ m以上)N-ドレイン領域が必要となり、現状の気相成長法では安定的に製造することは難しい。この様にN-ドレイン領域が低濃度のN-半導体基板の一方の主面に二重拡散型DMOS構造を形成し、もう一方の主面に、P+P/-ド領域をイオン注入で形成する構造が、特開平2-7569号公報に開示されているが、このような構造ではP+P/-ド領域が 1μ m程度の非常に浅い接合になるため、表面状態の影響を受け易のより、安定した素子特性を得ることができない。本発明は、このような事情によりなされたものであり、オン電圧と μ -ンオフ時間のトレードオフを改善でき安定した素子特性が得られる新規なアノード構造を有する高耐圧半導体装置を提供する事を目的としている。

[0009]

【課題を解決するための手段】本発明は、低不純物濃度 の第1導電型ドレイン領域に隣接して第2導電型アノー ド領域を備えたIGBTの前記アノード領域とこのアノ ード領域と接する部分を含む前記ドレイン領域の一部に 重金属拡散領域を形成することを特徴とし、さらに、こ の重金属拡散領域の形成方法として、前記アノード領域 のアノード電極が形成される表面に重金属のシリサイド 層を形成して形成することを特徴としている。すなわ ち、本発明の半導体装置は、半導体基板と、前記半導体 基板に形成された第1導電型のドレイン領域と、前記ド レイン領域内に形成され、前記半導体基板の第1の主面 に露出している第2導電型のベース領域と、前記ベース 領域内に形成され、前記半導体基板の前記第1の主面に 露出している第1導電型のソース領域と、前記半導体基 板の前記第1の主面上に前記ソース領域と前記ドレイン 領域に跨がり、かつ、前記ペース領域上に形成されたゲ ート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲー トと、前記ソース領域及び前記ベース領域上に跨がって 形成され、このソース領域とベース領域とを短絡するソ ース電極と、前記半導体基板の第2の主面上に形成され た半導体層に形成され、前記ドレイン領域と接している 第2導電型のアノード領域と、前記アノード領域及びこ のアノード領域と接している部分を含んでいる前記ドレ イン領域の一部に形成された重金属拡散領域と、前記ア ノード領域の表面に形成された重金属のシリサイド層

5

と、前記重金属のシリサイド層上に形成されたアノード 電極とを備えていることを第1の特徴としている。

【0010】また、半導体基板と、前記半導体基板に形 成された第1導電型のドレイン領域と、前記ドレイン領 域内に形成され、前記半導体基板の第1の主面に露出し ている第2導電型のベース領域と、前記ベース領域内に 形成され、前記半導体基板の前記第1の主面に露出して いる第1導電型のソース領域と、前記半導体基板の前記 第1の主面上に前記ソース領域と前記ドレイン領域に跨 がり、かつ、前記ベース領域上に形成されたゲート絶縁 膜と、前記ゲート絶縁膜の上に形成されたゲートと、前 記ソース領域及び前記ベース領域上に跨がって形成さ れ、このソース領域とペース領域とを短絡するソース電 極と、前記半導体基板の第2の主面側に形成され、前記 ドレイン領域と隣接している第2導電型のアノード領域 と、前記アノード領域及びこのアノード領域と接してい る部分を含む前記ドレイン領域の一部に形成された重金 属拡散領域と、前記アノード領域の表面に形成された重 金属のシリサイド層と、前記重金属のシリサイド層上に 形成されたアノード電極とを備えていることを第2の特 徴としている。

【0011】さらに、本発明の半導体装置の製造方法 は、第1導電型のドレイン領域となる半導体基板内に、 この半導体基板の第1の主面に露出している第2導電型 のベース領域を形成する工程と、前記ベース領域内に、 前記半導体基板の第1の主面に露出している第1導電型 のソース領域を形成する工程と、前記半導体基板の第1 の主面上において、前記ソース領域と前記ドレイン領域 に跨がり、かつ、前記ベース領域の上にゲート絶縁膜を 形成する工程と、前記ソース領域と前記ドレイン領域に 跨がり、かつ、前記ベース領域上に、前記ゲート絶縁膜 を介してゲートを形成する工程と、前記半導体基板の第 2の主面に第2導電型のアノード領域を気相成長により 形成する工程と、前記アノード領域上に重金属のシリサ イド層を形成する工程と、前記シリサイド層を加熱処理 することにより、重金属を拡散させて前記アノード領域 及びこのアノード領域と接している部分を含む前記ドレ イン領域の一部に重金属拡散領域を形成する工程と、前 記シリサイド層の上にアノード電極を形成する工程とを 備えていることを第1の特徴としている。また、第1導. 電型のドレイン領域となる半導体基板内に、この半導体 基板の第1の主面に露出している第2導電型のペース領 域を形成する工程と、前記ベース領域内に前記半導体基 板の第1の主面に露出している第1導電型のソース領域 を形成する工程と、前記半導体基板の第1の主面上にお いて、前記ソース領域と前記ドレイン領域に跨がり、前 記ペース領域上にゲート絶縁膜を形成する工程と、前記 ソース領域と前記ドレイン領域に跨がり、前記ペース領 域上に、前記ゲート絶縁膜を介してゲートを形成する工 50 程と、前記半導体基板の第2の主面に不純物を拡散し

7

て、前記ドレイン領域上に第2導電型の低不純物濃度ア ノード領域を形成する工程と、前記低不純物濃度アノー ド領域の上に多結晶シリコンからなる高不純物濃度アノ ード領域を形成する工程とを備えていることを第2の特 徴としている。

[0012]

【作用】ドレイン領域内の一部に形成され、アノード領域に隣接している重金属拡散領域は、ドレイン領域のキャリアライフタイムを短くしてホールの注入量を適正化すると共にスイッチングオフ時にドレイン領域に存在する電子がアノード領域を通過するときに発生するときに発生する新たなホールの注入を抑制できる。アノード電極とアノード領域との間に形成される重金属のシリサイド層は、重金属拡散領域を形成するときの重金属の供給源になると共にアノード電極のアノード領域へのオーミックコンタクトを確実にする。

[0013]

【実施例】図1乃至図4を参照して本発明の第1の実施 例のNチャネル型IGBTを説明する。図1は、IGB Tの1素子を示す断面図であり、図2及び図3は、その 製造工程断面図、図4は、IGBTの平面図である。ウ ェーハは、N-シリコン半導体基板1からなるN-ドレ イン領域12と気相成長法により形成した半導体層2か らなるP型アノード領域11とから構成されている。ウ ェーハの厚さは250~300 μ m程度であり、そのう ち、P型アノード領域11は約10μmの厚さがある。 N-ドレイン領域12中には、ウェーハの第1の主面で もある前記半導体基板1の第1の主面に隣接して1対の P型ペース領域13が形成され、更にこのP型ペース領 域13中には、やはり前記第1の主面に隣接してN+ソ ース領域14が、周知の不純物拡散方法により形成され ている。第1の主面上には、薄いゲート酸化膜15を介 して多結晶シリコンゲート16が配設されている。この 多結晶シリコンゲート16は、向い合うベース領域13 及びその中のソース領域14との間を跨ぐように配置さ れている。多結晶シリコンゲート16に接続して金属ゲ ート電極18が形成され、ソース領域14とベース領域 13とを短絡するように金属ソース電極17が前記第1 の主面上に設けられている。

【0014】前記第1の主面上のゲート酸化膜15は、 SiO_2 などの絶縁膜22によって被覆されている。一方、半導体基板1の第2の主面上には、不純物濃度が $1\times 10^{18}\sim 1\times 10^{20}$ cm $^{-3}$ 程度のP型アノード領域11のエピタキシャル気相成長層が形成されている。そして、この気相成長層の表面に本発明の特徴であるAuやPtなどの重金属のシリサイド層、例えば、Auのシリサイド層21が形成されている。このシリサイド層21の厚さは、 1μ m程度以下であり、 $0.01\sim 0.1\mu$ m程度が最も適当である。N-ドレイン領域12の不純物濃度は、 $1\times 10^{13}\sim 1\times 10^{14}$ cm $^{-3}$ 程度である。

R

シリサイド層の上にニッケル層などを含む金属アノード電極19が形成される。このように、前記シリサイド層21を形成することにより、金属アノード電極19とのコンタクトを良好にすることができる。また、P型アノード領域11の全域及びこのP型アノード領域に隣接した部分を含むドレイン領域12の一部に重金属拡散領域24のドレイン領域12内の厚さはアノード領域の厚さと同程度で良く、この実施例のようにアノード領域11が約10 μ mである場合は、重金属拡散領域24の厚さもやはり約10 μ mにしてある。

【0015】この様に、本発明では、P型アノード領域 11と、ドレイン領域12の前記P型アノード領域11 に隣接した部分にAuなどの重金属拡散領域24を設け ているので、この領域のライフタイムが短く、P型アノ ード領域11の不純物濃度が高い場合でもこのアノード 領域からのホールの注入は殆ど起こらず、ホールの注入 量は最小に抑えられ、オフ時の再注入も起こりにくい。 N-ドレイン領域12のキャリアライフタイムが長いま までも、正孔の注入量を少なく抑えられるために良好な 高速スイッチング特性が得られる。N-ドレイン領域1 2でのキャリアライフタイムが長く、再結合中心が少な いためにP型アノード領域11から注入された正孔は効 率良く伝導度変調に寄与するためにオン電圧も低くな り、低オン電圧特性と高速スイッチング特性を兼ね備え たIGBTを提供できる。図4は、図1の電極部分を省 略した平面図(この図のA-A′部の断面図が図1であ る) であるが、ここには、前記IGBTを構成する複数 の素子が形成されたウェーハの一部が示されている。ウ ェーハは、このIGBTが形成されたチップ毎に分離切 断されて製品化される。このチップを適宜組合わせて、 例えば、インバータを形成する。図の点線で示される範 囲Dはこれら素子の1素子分を表わしている。すなわ ち、1つのゲート16に2つの素子が形成されている。 【0016】複数のゲート16は、1つに接続され、こ れらを接続する接続配線は、絶縁膜を介して半導体基板 1の上に形成され、ベース領域13とソース領域14と を短絡して形成された金属ソース電極17も、図示はし ないが、各素子に共通に絶縁膜を介して半導体基板1の 上に形成されている。この金属ソース電極17は、これ ら素子の上に絶縁膜を介して形成されている。金属ソー ス電極17は、素子部の大半を占め、前記接続配線は、 全ゲートの内の幾つかのゲートをまとめ、これを1つの 配線とし、これらを幾つか形成してなるので、この接続 配線が素子部上に占める割合は、前記金属ソース電極1 7よりかなり小さい。

【0017】ついで、図2及び図3を参照して第1の実施例の製造方法を説明する。まず、リン等のN型不純物をドープしたN-シリコン半導体基板1の第2の主面4 50 に1×1018~1×1020cm-3程度のボロンをドービ

ングしたP型アノード領域11となるシリコン半導体層 2をエピタキシャル気相成長法により約10μm堆積す る。次に、N-ドレイン領域12となる半導体基板1の 厚さを調整するために、半導体基板1の第1の主面3を 鏡面研磨して半導体基板1と半導体層2とから構成され るウェーハを形成する。その後、前記第1の主面3のN - ドレイン領域12上全面にシリコン酸化膜15を形成 し、この酸化膜15上に多結晶シリコン膜16を形成す る。これらの酸化膜15、多結晶シリコン膜16をパタ ーニングして、ゲート酸化膜15、ゲート16を形成 し、このゲート16をマスクにして、ボロン等のP型不 純物を、例えは、イオン注入法によりドープし、拡散す ることによって前記第1の主面に露出するP型ベース領 域13を選択的に形成する。ベース領域13は、ゲート 16の両端に向い合うように1対形成され、その間の領 域の上にゲート16が配置されることになる。

【0018】さらに、P型ベース領域13内にゲート1 6 や選択的に形成した、例えば、レジストや熱酸化膜な どの絶縁膜をマスクにして砒素、リン等のN型不純物 を、例えば、イオン注入によってドープし、拡散して前 記第1の主面に露出するN型ソース領域14を形成す る。このN型ソース領域14は、ゲート16の両端に向 い合うように前記ペース領域内に1対形成され、その間 の領域の上にゲート16が配置されることになる。次 に、半導体基板1の第1の主面3の全面及び第2の主面 4上に形成された半導体層2の露出面の全面に、例え ば、シリコン酸化膜などからなる絶縁膜22、23を形 成する。その後、半導体層2のP型アノード領域111側 の絶縁膜23を除去し、Auなどの重金属層を真空蒸着 やスパッタリング法などにより形成した後、約400~ 600℃の温度で熱処理を行い、Auなどのシリサイド 層21を形成する。その後約500~800℃の温度で シリサイド層21を熱処理してシリサイド層21内の重 金属をアノード領域11に拡散し、アノード領域11表 面からこの領域を含んで、この領域に隣接するドレイン 領域の一部にまで延在する重金属拡散領域24を形成す る。次に、反対側の前記第1の主面の絶縁膜22を選択 的に除去して、P型ベース領域13、N型ソース領域1 4、ゲート16を部分的に露出する。

【0019】そして、A1等の金属を全面に形成した後パターニングし、金属ゲート電極18及び金属ソース電極17を形成する。また、アノード領域側にはNi層などを含む金属膜を積層し、これをアノード電極19とする。この後、所定の大きさに分離切断されてチップが完成する。このチップには、前述した素子が複数形成されているものであり、同じ形状の素子が繰り返し形成されている。図1には、4素子が形成されている。多数の素子を同時に形成するには、図4に示すように、N-ドレイン領域11に、複数のP型ベース領域13を形成する。ついで、各P型ベース領域13には、それぞれ1対 50

10

のN+ソース領域14が形成される。そして、隣接する2つのベース領域13間の領域上にゲート16を形成する。ゲート16は、この領域は勿論、前記隣接する2つのベース領域13の互いに向い合う端部やこの2つのベース領域のそれぞれに形成されたソース領域14の互いに向い合う端部を被覆している。ゲート16は、全ての隣接するベース領域13間の上に形成しているが、各ゲート16は、他の領域へ延在しており、そこで1つに結合している。

【0020】以上のように、従来は、ドレイン領域を気相成長で形成していたので、現在の気相成長法では量産が不可能なほど低い不純物濃度であり、また、厚くもあるドレイン領域を有する高耐圧IGBTを形成することは不可能であった。本発明では、この実施例で説明したように、ドレイン領域をシリコン単結晶より切り出した半導体基板で形成するので、不純物濃度や各領域ののしたは自由に設計でき、1700Vに達する高耐圧のものが得られる。さらに、ウェーハコストも気相成長法を適用して上昇するが、本発明では、あまり厚くする必要のないアノード領域に気相成長法を適用するために、例えば、ドレイン領域に100μm程度の厚さが必要な1200V系では、従来に比べて2分の1以下のコストで実現できる。

【0021】次に、図5を参照して第2の実施例を説明 する。この実施例は、エピタキシャル気相成長法により 形成するシリコン半導体層は利用しない。まず、N-シ リコン半導体基板1の第2の主面からその内部に、例え ば、ボロンをイオン注入し、約1100℃で10時間程 度熱拡散処理して、前記第2の主面からの深さが約10 μmで不純物濃度が1×10¹⁸~1×10²⁰c m-3程度 のP型アノード領域11を形成する。他の領域は、N-ドレイン領域12として用いられる。この第2の主面の 上に、さらに、約0.1μm程度のΑu層をスパッタリ ングなどにより形成し、これを熱処理してシリサイド層 2 1 を形成する。N-ドレイン領域 1 2 には、半導体基 板1の第1の主面に隣接して、P型ペース領域13及び N+ソース領域14が形成されており、その第1の主面 上には、ゲート酸化膜15を介して多結晶シリコンゲー ト16が形成されている。この実施例では、気相成長を 利用しないので、1200V以上の高耐圧IGBTを容 易にしかも安定的に製造することができる。前記シリサ イド層21の上には、例えば、Ni層などを含む金属ア ノード電極19を形成する。

【0022】次ぎに、図6を参照して第3の実施例を説明する。図は、半導体基板の断面図を示している。この実施例では、N-シリコン半導体基板25とP型シリコン半導体基板26とを張合わせることによって、ウェーハを形成することに特徴がある。N-シリコン半導体基板25とP型シリコン半導体基板26の向い合ういずれか1つの面もしくは両方の面を鏡面研磨して鏡面を形成

する。両半導体基板の鏡面同志を重ね合わせ、約110 0℃で約1時間熱処理して両者を接合する。この接合に より両者の結晶格子は、ほぼ一致する。N-半導体基板 25を約200~250μmになるまで鏡面研磨してN -ドレイン領域12を形成し、続いて、P型半導体基板 26を鏡面研磨して厚さ10μm程度のP型アノード領 域11を形成する。その後、P型アノード領域11の上 にAu層を堆積してからこれを熱処理し、Auのシリサ イド層21を形成する。さらに、シリサイド層21を約 500~800℃程度で熱処理して、シリサイド層21 のAuを半導体基板1に拡散し、アノード領域11表面 からこの領域を含んで、この領域に隣接するドレイン領 域の一部にまで延在する重金属拡散領域24を形成す る。ゲート、ソース領域、これらの金属電極、ドレイン 領域、ベース領域などのIGBTとしての他の構成要素 は、前述した第1の実施例と同じ構成を有している。こ の実施例では、気相成長法を用いないので、製造工程が 簡単になる上、各領域の不純物濃度の調整が容易にな

【0023】次ぎに、図7を参照して第4の実施例を説 明する。図は、N-ドレイン領域12と、P型アノード 領域11との間にN+バッファ層20が形成されている IGBTを部分的に示す断面図である。N-ドレイン領 域12は、N-シリコン半導体基板1に形成されてい る。そして、N+バッファ層20およびP型アノード領 域11は、気相成長法により、順次N-ドレイン領域1 2上に形成される。N+バッファ層20は、アノード領 域からの正孔の流入を抑えると共にN-ドレイン領域1 2の表面から拡がる空乏層を抑えるので、N-ドレイン 領域12を薄くする事ができ、ターンオフ時間が改善さ れる。また、P型アノード領域11の不純物濃度を多少 上げても素子の特性には格別の変化は認められないの で、製造上でも有利になる。このN+バッファ層 2 0 は、この実施例では、気相成長法を用いたが、他の方法 でも形成することができる。例えば、N-シリコン半導 体基板1のP型ペース領域13やN+ソース領域14が 形成されていない方の主面に不純物をイオン注入し、そ の後、熱処理を行ってN+バッファ層 2 0 を形成し、続 いてP型アノード領域11を形成する。次に、P型アノ ード領域11の上にAu層を堆積してからこれを熱処理 し、Auのシリサイド層21を形成する。さらに、シリ サイド層21を約500~800℃程度で熱処理して、 シリサイド層 2 1 の A u を半導体基板 1 に拡散しアノー ド領域11表面からこの領域を含んで、N+バッファ層 20及びこのバッファ層に隣接するドレイン領域の一部 にまで延在する重金属拡散領域24を形成する。

【0024】次に、図8及至図10を参照して本発明の 半導体装置の特性を説明する。図8は、600Vの電圧 を印加して半導体装置をターンオフしたときの本発明と 従来例の電圧、電流及びターンオフロスの時間依存性を 50 12

示す特性図である。横軸に、時間(ns)、縦軸に電流 (A) 、電圧 (V) 及びターンオフロス (電流電圧の積 分値)を示す。本発明の電圧、電流、ターンオフ特性 は、それぞれ、曲線A、B、Cで表わし、従来例の電 圧、電流、ターンオフ特性は、曲線A′、B′、C′で 表わされる。図9は、本発明及び従来例のターンオン特 性を示す特性図であり、横軸にオン電圧(V)、縦軸に アノード電流(A)を示す。本発明は、曲線D、従来例 は、曲線D′に示す。本発明では、部分的に形成された 重金属拡散領域の存在によりアノード領域11とこのア ノード領域近傍のドレイン領域のキャリアライフタイム が短いため、アノード領域の不純物濃度が高い場合でも アノード領域からのホールの注入は殆ど起こらない。そ の結果、ホールの注入量は、少なく抑えられ、オフ時の 再注入も起こりにくいため、図8に示すように、フォー ルタイムが短く、テール電流も小さくなり、低ターンオ フロス特性が得られる。また、ドレイン領域のキャリア ライフタイムが長く、再結合中心が少ないのでアノード 領域から注入されたホールは効率良く伝導度変調に寄与

【0025】その結果、図9に示すような低オン電圧特 性がえられる。図10は、図1などに示すシリサイド層 21の重金属を拡散させて重金属拡散領域24を形成す る際の拡散温度(約500~800℃)の変化に伴う特 性の変化を示す温度曲線を記載した特性図であり、縦軸 にオン電圧 (V)、横軸にターンオフ時間 (μs) を示 す。拡散時間は、各拡散温度とも約60分である。拡散 温度を高くするとオン電圧が上がるが、ターンオフ時間 が短くなる。逆に低くすると、オン電圧は下がるが、タ ーンオフ時間が長くなってしまう。したがって、この拡 散温度を調整するとターンオフ時間及びオン電圧をこの 拡散温度に沿って所望の値を設定することができる。以 上、前述の実施例では、NチャネルIGBTについて説 明したが、本発明では、PチャネルIGBTを用いるこ ともできる。ウェーハのコストは、気相成長法で成長さ せる厚さに比例して上昇するが、本発明では、あまり気 相成長法による半導体層を厚くする必要がないために、 100μmの厚さが必要な1200V系では2分の1以 下のコストで実現する。本発明に用いるアノード電極1 9の材料は、Ti、Ni、Au、Pt、W、Moなどを 用いる。また、ゲート材料は、多結晶シリコンに限ら ず、シリサイドでも良いし、ポリサイドでも良い。

[0026]

【発明の効果】本発明は、重金属シリサイド層を形成することで、金属アノード電極との良好な接合を得ることができる。また、重金属拡散領域が存在する事で、ドレイン領域のキャリアライフタイムが長いままでも、アノード領域からの正孔の注入は殆ど起こらないため、正孔の注入量は少なく抑えられ、良好な高速スイッチング特性を得られる。さらに、ドレイン領域のキャリアライフ

13

タイムが長く、再結合中心が少ないため、アノード領域 から注入された正孔は効率よく、伝導度変調に寄与する ために、オン電圧も低くなり、低オン電圧特性と高速ス イッチング特性を兼ね備えたIGBTを提供することが できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例のIGBTの断面図。

【図2】第1の実施例のIGBTの製造工程断面図。

【図3】第1の実施例のIGBTの製造工程断面図。

【図4】第1の実施例のIGBTの平面図。

【図5】第2の実施例のIGBTの断面図。

【図6】第3の実施例のIGBTの製造工程断面図。

【図7】第4の実施例のIGBTの断面図。

【図8】本発明のIGBTのターンオフ電流、電圧及び

ターンオフロスの時間依存性を示す特性図。

【図9】本発明のIGBTのアノード電流-オン電圧特 性図。

【図10】本発明の拡散温度のオン電圧とターンオフ時

間依存性を示す特性図。

【図11】従来例のIGBTの断面図。

*【符号の説明】 1

2

半導体基板

半導体層

半導体基板の第1の主面 3

14

半導体基板の第2の主面 1 1

P型アノード領域

1 2 N-ドレイン領域

1 3 P型ベース領域

N+ソース領域 1 4

1 5 ゲート酸化膜

16 多結晶シリコンゲート

1 7 金属ソース電極

18 金属ゲート電極

19 金属アノード電極

2 0 N+バッファ層

2 1 重金属シリサイド層

2 2 , 2 3 絶縁膜

2 4 重金属拡散領域


2 5 N-半導体基板

P型半導体基板 * 20 2 6


【図1】

【図2】


10





[図5]





【図3】














【図11】

